文件名称:verilog
介绍说明－－下载内容均来自于网络，请自行研究使用
moore逻辑实现，用verilog完成，在multisim上完成(moore logic realization)
相关搜索： Moore
(系统自动生成,下载前可以参看下载内容)
下载文件列表
block.v
block.v.bak
counter.v
counter.v.bak
gate.v
gate.v.bak
moore.v
non-block.v
non-block.v.bak
rby.cr.mti
rby.mpf
rby1.cr.mti
rby1.mpf
rby2.cr.mti
rby2.mpf
test_counter.bak
test_counter.v
test_counter.v.bak
transcript
vsim.wlf
wave1.bmp
wave2.bmp
block.v.bak
counter.v
counter.v.bak
gate.v
gate.v.bak
moore.v
non-block.v
non-block.v.bak
rby.cr.mti
rby.mpf
rby1.cr.mti
rby1.mpf
rby2.cr.mti
rby2.mpf
test_counter.bak
test_counter.v
test_counter.v.bak
transcript
vsim.wlf
wave1.bmp
wave2.bmp