文件名称:multiplier-experiment
介绍说明－－下载内容均来自于网络，请自行研究使用
周立功Fusion StartKit，fpga开发板的实验例程，恒定系数乘法器实验-The ZLG Fusion StartKit, fpga development board test routines, the constant coefficient multiplier experiment
(系统自动生成,下载前可以参看下载内容)
下载文件列表
恒定系数乘法器实验\Project\multiply\constraint\multiply.pdc
..................\.......\........\..........\multiply_1.pdc
..................\.......\........\designer\impl1\designer.log
..................\.......\........\........\.....\designer_gen_ba.log
..................\.......\........\........\.....\multiply.adb
..................\.......\........\........\.....\.........dtf\verify.log
..................\.......\........\........\.....\multiply.ide_des
..................\.......\........\........\.....\multiply.pdb
..................\.......\........\........\.....\multiply.pdb.depends
..................\.......\........\........\.....\multiply.stp
..................\.......\........\........\.....\multiply.tcl
..................\.......\........\........\.....\multiply_ba.sdf
..................\.......\........\........\.....\multiply_ba.v
..................\.......\........\........\.....\simulation\postlayout\multiply\verilog.psm
..................\.......\........\........\.....\..........\..........\........\_primary.dat
..................\.......\........\........\.....\..........\..........\........\_primary.vhd
..................\.......\........\........\.....\..........\..........\stimulus\verilog.psm
..................\.......\........\........\.....\..........\..........\........\_primary.dat
..................\.......\........\........\.....\..........\..........\........\_primary.vhd
..................\.......\........\........\.....\..........\..........\tb_clock_minmax\verilog.psm
..................\.......\........\........\.....\..........\..........\...............\_primary.dat
..................\.......\........\........\.....\..........\..........\...............\_primary.vhd
..................\.......\........\........\.....\..........\..........\.estbench\verilog.psm
..................\.......\........\........\.....\..........\..........\.........\_primary.dat
..................\.......\........\........\.....\..........\..........\.........\_primary.vhd
..................\.......\........\........\.....\..........\..........\_info
..................\.......\........\hdl\hdlsynchk.tcl
..................\.......\........\...\loader.v
..................\.......\........\...\multiplier.v
..................\.......\........\...\multiply.v
..................\.......\........\...\waveperl.log
..................\.......\........\multiply.prj
..................\.......\........\simulation\meminit.dat
..................\.......\........\..........\modelsim.ini
..................\.......\........\..........\modelsim.ini.sav
..................\.......\........\..........\modelsim.log
..................\.......\........\..........\presynth\@p@l@l_1@m\verilog.psm
..................\.......\........\..........\........\..........\_primary.dat
..................\.......\........\..........\........\..........\_primary.vhd
..................\.......\........\..........\........\loader\verilog.psm
..................\.......\........\..........\........\......\_primary.dat
..................\.......\........\..........\........\......\_primary.vhd
..................\.......\........\..........\........\multiplier\verilog.psm
..................\.......\........\..........\........\..........\_primary.dat
..................\.......\........\..........\........\..........\_primary.vhd
..................\.......\........\..........\........\.......y\verilog.psm
..................\.......\........\..........\........\........\_primary.dat
..................\.......\........\..........\........\........\_primary.vhd
..................\.......\........\..........\........\ram16x8\verilog.psm
..................\.......\........\..........\........\.......\_primary.dat
..................\.......\........\..........\........\.......\_primary.vhd
..................\.......\........\..........\........\stimulus\verilog.psm
..................\.......\........\..........\........\........\_primary.dat
..................\.......\........\..........\........\........\_primary.vhd
..................\.......\........\....