文件名称:fifo_syn
介绍说明－－下载内容均来自于网络，请自行研究使用
同步fifo，有测试向量，用modelsim仿真验证通过。-Synchronous fifo, there are test vectors, by using modelsim simulation.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
fifo_syn\fifo_syn_flag.v
........\fifo_syn_flag.v.bak
........\fifo_syn_ram.v
........\fifo_syn_rdaddr_gen.v
........\fifo_syn_top.v
........\fifo_syn_top.v.bak
........\fifo_syn_wraddr_gen.v
........\fifo_top_tb.v
........\fifo_top_tb.v.bak
........\modelsim.ini
........\reference\syn_fifo2.v
........\.........\同步FIFO设计.doc
........\syn_fifo2.v.bak
........\transcript
........\vsim.wlf
........\work\fifo_syn_flag\verilog.asm
........\....\.............\_primary.dat
........\....\.............\_primary.vhd
........\....\.........ram\verilog.asm
........\....\............\_primary.dat
........\....\............\_primary.vhd
........\....\..........daddr_gen\verilog.asm
........\....\...................\_primary.dat
........\....\...................\_primary.vhd
........\....\.........top\verilog.asm
........\....\............\_primary.dat
........\....\............\_primary.vhd
........\....\.........wraddr_gen\verilog.asm
........\....\...................\_primary.dat
........\....\...................\_primary.vhd
........\....\.....top_tb\verilog.asm
........\....\...........\_primary.dat
........\....\...........\_primary.vhd
........\....\syn_fifo2\verilog.asm
........\....\.........\_primary.dat
........\....\.........\_primary.vhd
........\....\_info
........\使用说明请参看右侧注释====〉〉.txt
........\work\fifo_syn_flag
........\....\fifo_syn_ram
........\....\fifo_syn_rdaddr_gen
........\....\fifo_syn_top
........\....\fifo_syn_wraddr_gen
........\....\fifo_top_tb
........\....\syn_fifo2
........\reference
........\work
fifo_syn
........\fifo_syn_flag.v.bak
........\fifo_syn_ram.v
........\fifo_syn_rdaddr_gen.v
........\fifo_syn_top.v
........\fifo_syn_top.v.bak
........\fifo_syn_wraddr_gen.v
........\fifo_top_tb.v
........\fifo_top_tb.v.bak
........\modelsim.ini
........\reference\syn_fifo2.v
........\.........\同步FIFO设计.doc
........\syn_fifo2.v.bak
........\transcript
........\vsim.wlf
........\work\fifo_syn_flag\verilog.asm
........\....\.............\_primary.dat
........\....\.............\_primary.vhd
........\....\.........ram\verilog.asm
........\....\............\_primary.dat
........\....\............\_primary.vhd
........\....\..........daddr_gen\verilog.asm
........\....\...................\_primary.dat
........\....\...................\_primary.vhd
........\....\.........top\verilog.asm
........\....\............\_primary.dat
........\....\............\_primary.vhd
........\....\.........wraddr_gen\verilog.asm
........\....\...................\_primary.dat
........\....\...................\_primary.vhd
........\....\.....top_tb\verilog.asm
........\....\...........\_primary.dat
........\....\...........\_primary.vhd
........\....\syn_fifo2\verilog.asm
........\....\.........\_primary.dat
........\....\.........\_primary.vhd
........\....\_info
........\使用说明请参看右侧注释====〉〉.txt
........\work\fifo_syn_flag
........\....\fifo_syn_ram
........\....\fifo_syn_rdaddr_gen
........\....\fifo_syn_top
........\....\fifo_syn_wraddr_gen
........\....\fifo_top_tb
........\....\syn_fifo2
........\reference
........\work
fifo_syn