文件名称:VHDL
介绍说明--下载内容均来自于网络,请自行研究使用
本代码为用VHDL语言设计实现加法器、减法器、乘法器,并提供了模块图,进行了波形仿真。-This code is for the use of VHDL Language Design and Implementation of adder, subtracter, multiplier, and provides a block diagram carried out a wave simulation.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
VHDL.doc